PAT-NO:

JP402262354A

DOCUMENT-IDENTIFIER: JP 02262354 A

TITLE:

SEMICONDUCTOR INTEGRATED CIRCUIT

DEVICE AND WIRING

METHOD THEREOF

PUBN-DATE:

October 25, 1990

INVENTOR - INFORMATION:

NAME

KURIBAYASHI, MOTOTAKA

ASSIGNEE - INFORMATION:

NAME

TOSHIBA CORP

COUNTRY

N/A

APPL-NO:

JP01081434

APPL-DATE:

April 3, 1989

INT-CL (IPC): H01L021/90, H01L021/3205

ABSTRACT:

PURPOSE: To obtain a multilayer interconnection structure which is less in level difference and disconnection by providing the first layer in the horizontal direction and second layer in the vertical direction, with the third and fourth layers being respectively provided in directions at +45° and -45° from the first or second layer.

CONSTITUTION: A multilayer interconnection layer composed of the first to the fourth layers 11-14, with the firs and second layers 11 and 12 being respectively provided in the horizontal and vertical

directions and third and fourth layers 13 and 14 being respectively provided in directions at +45° and -45° from the first or second layer 11 or 12, is provided on a semiconductor substrate and a through hole 22 through which the fourth and third layers 14 and 13 are connected with each other is formed in the area surrounded by the wiring gratings of the first and second layers 11 and 12. Then, for example, the third and fourth layers 13 and 14 are respectively passed over the crossing sections of the wiring gratings of the layer 11 and 12. In addition, a logic cell terminal 21 is provided at the crossing section of the wiring gratings of the layers 11 and 12 and the connection between terminals is performed by means of the layers 13 and 14.

COPYRIGHT: (C) 1990, JPO&Japio

①特許出願公開

平2-262354 ⑫ 公 開 特 許 公 報 (A)

®Int. Cl. 3

識別配号

庁内整理番号

❷公開 平成 2年(1990)10月25日

H 01 L 21/90

W 6810-5F

6810-5F H 01 L 21/88 7.

審査請求 未請求 請求項の数 5 (全6頁)

半導体集積回路装置及びその配線方法 60発明の名称

> 创特 顧 平1-81434

包出 願 平1(1989)4月3日

阳発 88 元 隆

神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

勿出 願 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

弁理士 則近 憲佑 外1名 03代 理 人

1. 発明の名称

半導体集権回路装置及びその配験方法

- 2. 特許請求の範囲
 - (1) 半導体基板上に第1層から第4層までの多 層配線層を有し、第1層が水平方向に、第2層 が垂直方向に、第3層が前記第1層又は第2層 に対しで+45度方向に、第4層が前配第1層 又は第2層に対して-45°方向に設けられ、第 4 周と郎 3 暦を接続するスルーホールが第1 暦 と前2層の配線格子で囲まれた領域内に設定さ れていることを特徴とする半導体集積回路装置。 (2) 少なくとも第3 層及び第4 層の1 つが第1 **形と前2層の配験格子の交差部上を通る機に設** 定されている事を特徴とする競求項1配数の半 導体集積回路設置。
 - (3) 第3層が第1層と第2層の配線格子の交差 部上を通る様に設定され、第4層が第1層と第 2 層の他の交差部上を通る様に設定されている 事を特徴とする請求項1記載の半導体数種回路

药信。

- (4) 第1 層及び第2層の配線格子の交差部に動 理セル 娣子 が設定され、第3層及び第4層によ り媚子間の接続が為されている事を特徴とする 競求項2又は3記載の半導体集積回路設置。 (5) 配鉄溶を4層を1つの単位として配鉄層を 部分集合に分けるステップと、第1層を基準の 0°とし第2層は90°。 第3 形は+45°、又は -45°、第4層は-45°又は+45°として記録方 向を設定するステップと、4つの配線層のうち 前3層及び第4層を、0°と90°に虚標変換す るステップと、第1層、第2層、第3層及び第 4層の配線を設定するステップと、4つの配線 層のうち前3層及び餌4層について重原変換の 逆変換を行なりステップとを具備したことを特
- 3. 発明の詳細な説明

(発明の目的)

(商業上の利用分野)

- 本発明は、半導体集積回路の多形配線構造に

数とする半導体集種回路競量の配線方法。

関する。

(従来の技術)

近年、論理LSIの高集後化は、目覚ましいスピードで進んでいる。それにともない、一つの半導体チップに搭載される回路電子数はませませまた、従来は個別にICとして製造し、後回の計は1チップにまとめられて、回路動作が高速化されるとか、より製造コストが低くなるのとして、計算級を用いた自動設計(CAD:ComputerームIded—Design)技術の進歩と多層配鉄プロ

高集権化とともに、素子の占める領域よりも、素子間の配線が占める領域のほうが、大きくなってくる。そのため集権度をさらに高めた大規模な半導体集強回路を製造するには素子間の配線のために複数の層を用いて配線を多形化して、チップ上での配線の占める面積を低減しなければならない。

配験のための層としてのみ使用する 等が行われて いた。

(発明が解決しょうとする課題)

以上の様に従来の多層配線構造では、配線層が設定にも観み重ねられるため段差が激しくなり、その結果として配線が途中で切断されてしまい半導体発積回路装度の信頼性を低下させるという問題点があった。

本発明は、この様を課題を解決する多層配線構造の半導体集積回路装置かよびその配線方法を提供することを目的とする。

(発明の構成)

(課題を解決するための手段)

本発明は、上記事情に鑑みて為されたもので、 半導体基板上に第1層から第4層までの多層配線 層を有し、第1層が水平方向に、第2層が垂直方 向に、第3層が前記第1層又は第2層に対して+ 45度方向に、第4層が前記第1層又は第2層に 対して-45°方向に設けられ、第4層と第3層 を遊説するスルーホールが第1層と第2層の配線 現在、ポリシリコン1階とメタル2階を用いた3階配線がブロセス技術として確立し、スタンダードセルやゲートアレイ等の半球体集製回路装置に用いられている。さらに、近年、プロセス技術の進歩によって、メタルの間を三つ使用したブロセスが可能となってきた。 将来も4 船以上の多層配線を用いた集機回路装置の開発が行われていくと思われる。

第7図に4層の場合の従来の多層配験構造の断面図を示す。この多層配験構造においては、ポリシリコン層 101とメタル第2層103が同一位屋に置なり、また、メタル第1層102とメタル第3層104も同一位屋に重なるため、配線構造の重なった部分105と配線構造の重ならない部分106とで段差が激しくなり、その結果として配線がこの段差の部分で切断されてしまりという、いわゆる平担化問題があった。

そのため、多層配鉄プロセスを使用するにして も、最上位の層には、一般の信号線を押り当てる ことをしないで配線幅が太い電源配線やグランド

また、本発明は配線層を 4 層を 1 つの単位として配線層を部分集合に分けるステップと、第 1 層を基準の 0°とし第 2 層は 9 0°、第 3 層は + 45°又は - 45°又は + 45°又は + 45°として 配線方向を設定するステップと、 4 つの配線層の 5 ち 3 層及び第 4 層を、 0°と 9 0°に盛像変換するス

テップと、第1層、第2層、第3層及び第4層の 配線を設定するステップと、4つの配線層のうち 第3層及び第4層について前配座銀変換の逆変換 を行なうステップとを具備したことを特徴とする 半導体集積回路装置の配線方法を提供するもので ある。

(作用)

本発明の半導体集種回路装置では、上位配線層第4層かよび第3層が下位配線層第2層かよび 該1層に対して斜めに交差するために、交差面積が が度交する場合に比べて大きくなり、上位配線層 該4層かよび第3層の配線が、プロセス段指で断 該しにくくなり、また第3層を新4層を提続する スルーホールが第1層と第2層の配線格子(仮想 配線格子)で囲まれた領域内に設定されているた めに、段差を小さくすることが可能であり断線し にくくなる。

また、本発明の半導体集積回路装置の配線方法 では、上記の多層配線構造にかいて、配線方向を 決める際、第3層かよび第4層は座標変換を行な

格子の位置関係を次のように構成する。

- ① アルミニウム第2層をポリシリコン暦と+45度の角度で交わるように設け、アルミニウム第3層を-45度(+135度)の方向に設ける。
- ② アルミニウム第2層とアルミニウム第3層の 交差する点が、ポリシリコン暦およびアルミニウム第1層の格子の中点に位置する。
- ③上位 2 暦の配線格子間隔は、下位 2 暦の配線 格子間隔の √2 倍とする。

い、第1冊かよび第2冊と同一の処理ステップで 計算することが可能となり、プログラムの簡易化、 容量の軽減をはかることができる。

(寒悠例) '

以下、本発明の静細を図示の実施例によって説明する。

を接続するためのスルーホールが設定できる位便を示す。 胎理セルの 設計には、 ポリシリコン暦とアルミニウム第 1 層を用いる。 この時、 アルミニウム第 2 層とアルミニウム第 3 層の配線格子が45度・ 135度の方向にあっても、 胎理セルの設計には割約は生じない。 すなわち、 胎理セルは、 矩形として設計でき、 論理セルは従来のように互いに 強盗させて配置することが可能である。

第3 図に、このような配額格子の上で行われた 配線の一例を示す。〇で示した郊子 3 5 と 2 3 5 を 3 5 と 5 5 の 5 の 5 0 の 5 5 の 5 0 の

第4図に、多層配線の構造を説明するためのチップ構造断面図を示す。第4図(a)は、集機回路チップを第1図の水平方向の平面で切断した断面図を示す。第4図(b)は、第1図の+45度の方向の平

面で切断した断面図を示す。41,42,43,44は、ポリシリコン層、アルミニウム第1層、アルミニウム第3層を示す。また、45は半導体基板、46は絶縁膜を示している。4つの配線層が互いに重なり合うととは起こらなく、段差の小さい多層配線プロセスが行なわれる。その結果、アルミニウム第3層配線、アルミニウム第3層配線の断線が起こりにくくなる。

進み、ステップ 6 4 にかいて行なった座標変換の 逆変換を行なり。との様に座標変換を用いている ため、実際の配線は、0°,90°方向と+45°, ~ 45° 方向を1つの配線では、容量の軽減をはか でよく、プログラムの簡素化、容量の軽減をはか ることができる。次にステップ 6 7 にかいて配 錠結果を登録する。次にステップ 6 7 にかいて、 次の4 個について同様の処理を行なり。

上記の実施例では、4層配線から成る多層配線 構造の場合について説明したが、本発明は、第1 層から第1層まで一般的な配線層数を用いる場合 にも有効である。

(発明の効果)

また、本角明の配線方法によれば、断線の少ない配線構造を得るための配線方法が比較的簡単な プログラムで得ることが可能となる。

4. 図面の簡単な説明

5 図 (b) の方が篩 5 図 (a) に 比べて交差面積 が大きく なる。

また、以上示したような多層配線構造を規定して、第3図に示すような論理セル個子間の配線をCADを用いた自動設計を行なり場合においても、45度方向に回転した監視系を設定するだけでよく、CADの配線プログラムの作成も簡単である。

第6図に本実施例の多層配線構造を自動設計で るためのフローチャートを示す。ステック61に かいて、配線層を4層を1つの単位と2)を配分集合に分類は0°、第(4i-2)層は0°、第(4i-2)層に で、第(4i-3)層に対して90°、第446月1)は 第(4i-3)層に対して45°、第44月 層は第(4i-3)層に対して45°、第44月 のは第(4i-3)層に対して45°、第44月 のないで、第(4i-3)層に対けて45°、第2での が、ここで45°方向の強分数で、第44月 とこで45°、900場合は、ステップ65へ とて45°、-45°方向の場合は、ステップ65へ

図において、

- 1 1 , 3 1 , 4·1 …ポリシリコン配 祭贈、
- 12, 13, 14, 32, 33, 34, 42,
- 43,44…アルミニウム配線層、
- 21,35,36…論理セル如子、
- 2 2 , 3 7 ··· スルーホール、
- 38…アルミニウム館2層配鉄層、
- 3 9 … アルミニウム第.3 層配鉄層、
- 45…半導体基板、

46…柏绿膜、

51…アルミニウム第2層配線層、

5 2 … アルミニウム約 3 層 配線層、

53…アルミニウム的2層の配線帽、

5.4…アルミニウム祭 2 暦とアルミニウム第3

層が交差する領域、

101…ポリシリコン層。

102…メタル第2層、


103…メタル第1層。


104…メタル約3層、


105…配線構造の重なった部分、

106…配線構造の重ならない部分。


代理人 弁理士 則 近 憲 佑
















\$ 4 Ø





第7日